This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

MANUFACTURE OF SEMICONDUCTOR DEVICE

Patent number:

JP1072543

Sho 64-072543

Publication date:

1989-03-17

Inventor:

OTSU KOJI; others: 01

Applicant:

SONY CORP

Classification:

- international:

H01L21/90; H01L27/08; H01L29/46; H01L29/78

- european:


Application number: JP19870228794 19870912

Priority number(s):

View INPADOC patent family

Abstract of JP1072543

PURPOSE: To allow reliable connections between a diffusion layer and a wiring layer even when they are miniaturized by means such as forming an impurity diffusion barrier layer having conductivity onto the diffusion layer of a first conductive type MIS transistor, and forming an electrode extracting layer of a second conductive type which is connected to such barrier layer. CONSTITUTION: First and second conductive type MIS transistors 11 and 12 are formed on a substrate, and an impurity diffusion barrier layer 20 having conductivity is formed on a diffusion layer 17 at least of said first conductive type MIS transistor 11. Then wiring layers 24 and 25 which electrically connect said first and second conductive type MIS transistors 11 and 12 are formed by interposing a second conductive electrode extracting layer 23 which connects at least to said impurity diffusion barrier layer 20 therebetween. For example, the impurity diffusion barrier layer 20 consisting of a titanium silicide layer and a titanium nitride layer is formed on each of gate electrodes 16 and 18, and diffusion layers 17 and 19 of the transistors 11 and 12, and then the electrode extracting layer is formed by a phosphorus-containing polycrystal silicon layer 23.



⑲ 日本国特許庁(JP)

⑩ 特許出願公開

母 公 開 特 許 公 報 (A) 昭64 - 72543

@Int.Cl.*	識別記号	庁内整理番号		④公開	昭和64年(1989)3月17日		
H 01 L 21/90 27/08 29/46	3 2 1	C-6708-5F F-7735-5F T-7638-5F	在太神士	未請求	発明の数 1	(全4 頁)	
29/78	301	P - 8422 - 5F	審査請求	不研水	光光の数1	(王、貝)	

匈発明の名称 半導体装置の製造方法

②特 願 昭62-228794

愛出 願 昭62(1987)9月12日

砂発 明 者 大 津 孝 二 東京都品川区北品川6丁目7番35号 ソニー株式会社内 砂発 明 者 落 合 昭 彦 東京都品川区北品川6丁目7番35号 ソニー株式会社内

⑪出 願 人 ソニー株式会社 東京都品川区北品川6丁目7番35号

砂代 理 人 弁理士 小 池 晃 外2名

明組書

i. 発明の名称

半導体装置の製造方法

2. 特許請求の範囲

第1 導電型および第2 導電型のMIS トランジスタを基板上に形成し、

少なくとも上記第1項電型のMISトランジス タの拡散層上に導電性を有した不純物拡散バリヤ 層を形成し、

少なくとも上記不純物拡散パリア層と接続する 第2導電型の電極取り出し層を形成し、

上記電機取り出し層を介して上記第1導電型および第2導程型のMISトランジスタを電気的に接続する配線層を形成することを特徴とする単導体装置の製造方法。

 発明の詳細な説明 「産業上の利用分野」 本発明は基板上に第1導電型および第2導電型 のMISトランジスタを形成する半導体装置の製造方法に関し、特に拡散層と配線層の接続に特徴 を有する半導体装置の製造方法に関する。

(発明の概要)

本発明は、基板上に第1基電型および乳を裏で 型のM1Sトランジスタを形成する半線体装置の 製造方法において、少なくとも上記第1基電型の M1Sトランジスタの拡散層上に基準性を有した 不純物拡散バリヤ暦を形成し、少なくとも上記不 純物拡散バリア暦と接続する第2選電型の電極取 り出し層を形成して、M1Sトランジスタ相互の 接続を図ることにより、微細化を図った場合であっても確実な拡散層と配線層の接続を行う方法で ある。

〔從来の技術〕

一般に、同一益板上にPMOSトランジスクと NMOSトランジスタの双方を形成したCMOS デバイスが広く知られている。

ところで、MOSトランジスタのソース・ドレイン領域は、主に基板上の鉱散圏を用いて形成されており、上記CMOSデバイスにあっては、同一基板上にP型およびN型の拡散層が各不純物の導入により形成される。これら拡散圏には、所定の形状の配線層がそれぞれ接続されており、その接続は所謂ピアホールを介して行われている。

このピアホールは、デバイスの高集積化に従ってそのマスペクト比が高くなる。そこで、配線層の接続を行うために、バイアススパッタ法や選択CVD法等によるAL(アルミニューム)層やW(タングステン)層を用いた電極取り出し層によるピアホール穴埋めが提案されている。

(発明が解決しようとする問題点)

しかしながら、デバイスの集積度を高めて行った場合には、ピアホールのアスペクト比が高くなり、特にAI唇やW暦の金属材料の電極取り出し層では十分にピアホールを充塡することが困難と

専電型の電極取り出し層を形成し、上記電機取り出し層を介して上記第1課電型および第2課電型のMISトランジスクを電気的に接続する配線層を形成することを特徴とする半導体装置の製造方法により上述の問題点を解決する。

なお、上記電極取り出し暦は、上記配級層の一 部として形成されるものであっても良い。

(作用)

上記章電性を有した不純物拡散パリヤ層は、少なくとも上記第2 導電型の電極取り出し層と上記 第1 導電型の拡散器との間に形成されるため、それらの接続部でPN接合が生ずることがない。従って、多結晶シリコン層等の数相加工が可能な材料で電極取り出し層を形成し、ピアホールの穴埋めができる。

〔実施例)

本発明の好適な実施例を図面を参照しながら説 例する。 なる.

これに対して、数和加工が容易でない金属材料。 層を用いずに、容易に加工できる多結品シリコン 層等の材料をピアホールの穴埋めに用いることも 提案されている。しかし、上記CMOSデバイス では、接続すべき導電型の拡散層がP型とN型の 両方であり、一方の導電型の多結晶シリコン層で 穴埋めを行ったときに、他方の導電型の拡散層と の接続部分でPN接合が生ずることになる。

そこで、本発明は上述の問題点に鑑み、被細化を図った場合であっても確実な拡散層と配線層の接続を行う半導体装置の製造方法の提供を目的とする。

(問題点を解決するための手段)

本発明は、第1導電型および第2導電型のMI Sトランジスタを基板上に形成し、少なくとも上記第1導電型のMISトランジスタの拡散層上に 導電性を有した不純物拡散パリヤ層を形成し、少なくとも上記不掩物拡散パリア層と接続する第2

本実施例は、PMOSトランジスタとNMOSトランジスタを同一基板上に形成する半導体装置の製造方法であり、微細化を図った場合であっても確実な拡散層と配線層の接続を行う製造方法である。以下、本実施例を第1図a~第1図dを参照しながら説明する。

極 1 6 . 1 8 や各拡散暦 1 7 . 1 9 の表面を露出させ、これら各領域においてシリコン面を露出させる。

(b) 次に、チクン暦を落着法等により被者形成する。そして、RTA(ラピッド・サーマル・アニール)法等の手段によってシリサイド化処理を行い、上記シリコン面が話出した上記各ゲート電極16、18や各拡散階17、19の表面にチタンリサイド層を形成させる。続いて、安定化のサイド層上に変化チタン層を積層し、第1図りに示すように、これらチクンシリサイド層と変化チタン層で構成される不純物拡散パリヤ暦20を形成する。

ここで、上記不純物拡散パリヤ層 2 0 は、上記 各拡散層 1 7 、 1 9 と後述する多結晶シリコン層 との接続を確実に行うために形成されるものであ り、特に拡散層と多結晶シリコン層の間の導電型 が異なる時に P N 接合を生じさせないためのものである。また、このような不純物拡散パリヤ層 2

所定の部分で電気的な接続を図るための各々ピアホール 2 2 をそのリフロー膜 2 1 に形成する。このピアホール 2 2 の底部には、上記不純物拡散パリア層 2 0 が臨む。

続いて、ステップカバレージの優れた低圧CVD法を用いてリンを含有する多結晶シリコン層23を第2導電型の電極取り出し層として被着形成する。すると、上記ピアホール22は充塡され、特に高集積化を図り、そのアスペクト比が大きくなった場合にも金属材料に比較して十分にピアホール22は充塡される。

ここで、リンを含有する多結晶シリコン層 2 3 は N型の再電型であり、直接 P・型の拡散層 1 7 等と接続した場合には P N 接合が生ずるが、上記不純物拡散 バリア層 2 0 により間接的に接続するため P N 接合は生じない。従って、微細化を実現すると共に、 P M O S トランジスタ 1 1 と N M O S トランジスタ 1 2 を同時に接続させることが可能となる。

なお、多結晶シリコン層23に含有される不純

0 の形成から接触近抗の低波等も実現し、上記シリサイド化は上記シリコン露出倒だけで行われる。上記不純物拡散パリヤ暦 2 0 としては、上述のチタンを用いたものに限定されず、他のタングステンやモリブデン、白金、タンタル等の高敗点金属を用いても良い。また、シリサイド暦上に高融点金属層を積層することもできる。

また、本実施例では、露出した2つのほ電型の各拡散層17、19に各々上記不純物拡化バリア層20を形成しているが、後述する多結品シリコン層の専型と同じ専電型の拡散層には上記不純物拡散パリア層20を設けずとも良いの関だけに不能を動し、N・型の拡散層との間だけに不能をあるときは、N・型の拡散層との間だけに不能を動け、サークを設ける横にしての多結品シリコン層が不可であるときは、P・型の拡散層との間だけに不能を取り出し層としての多結品シリコン層が不可であるときは、P・型の拡散層との間だけに、気管を設ける横にしても良い。のは、サークで、第1図cに示すように、全面にBSC.

物はリンに限定されず、他の不純物であっても良い。また、P型若しくはN型の拡散層のみに上記不純物拡散パリア層 2 0 を形成した場合は、その反対の導電型の多結晶シリコン層を形成することが必要である。

PSC. AsSG等のリフロー膜21を形成し、

(d) 次に、第1図 d に示すように、上記冬ビアホール 2 2 を充壌した多結晶シリコン層 2 2 を例えばR1E(反応性イオンエッチング) 法によりエッチバックし、 平坦化させる。そして、密着性の向上中低抵抗化のために変化チタン層 2 4 を形成した後、全面にAe(シリコンを含有する。)配線層 2 5 を形成する。そして、図示を省略するが、上記Ae配線層 2 5 をパターニングしてPMOSトランジスタ11とNMOSトランジスタ12の電気的な接続を行う。

なお、上記弦化チタン層24はなくとも良い。 また、窓化チタン層24ではなく、白金、モリブ デン、タングステン、チタン等の材料を蒸費し、 その後シリサイド化するようにしても良い。また、 足線層もAa配線層に限定されず、他の材料を用 いることもでき、さらに配線層は、上記ピアホー ル22に充塡した電極取り出し酒としての多結晶 シリコン暦23と同じ材料で同時に形成される如 きものであっても良い。

上述の工程より行われる本実施例の半導体装置 の製造方法は、上記多粘晶シリコン層 2 3 は異な る導電型の拡散層との間で不純物拡散パリア層を 介して接続しており、PN接合が形成される問題 も生じない。そして、カバレージの良い多結晶シ リコン層23を用いてビアホール22を充填する ことができるため、君子の高堤積化を図った場合 でも十分に確実な接続を図ることができる。

また、不能物拡散パリア暦20をシリサイド化 するときには、シリコンמ出面のみに形成され、 酸化膜上には形成されない。さらに不能物拡散バ リア暦20の形成によって、接触抵抗を低く抑え ることができる。また、上記不純物拡散パリア層 20の構造をチタンシリサイド層と窒化チタン層 が積層される構造とした時では、窒化チタン層に よってバリヤ効果が向上する。

4. 図面の簡単な説明

第1図a~第1図dは本発明の半導体装置の製 造方法をその工程に従って説明するためのそれぞ れ工程断断図である。

10…シリコン基板

11…PMOSトランジスタ

12…NMOSトランジスタ

1 7 ··· P · 型の拡散層

19 ··· N・型の拡散層 20…不純物拡散パリア層

22…ビアホール

2 3 … 多結晶シリコン暦

transistor

transistor

diffusion laver

diffusion layer ⊠ C

via hole

polycrystalline silicon layer

特許出願人 ソニー株式会社

代理人弁理士 小池

田村

佐醇

なお、上述の実施例においては、双方の導電型 の拡散層17.19のそれぞれに不純物拡散バリ ア暦20を形成したが、これに限定されず前送し たように一方の導電型 (第1導電型) の拡散層に のみ不報物拡散パリヤ暦を形成し、その反対の導 電型(第2導電型)の電極取り出し層を設けるよ うにすることもできる。

また、本発明の半導体装置の製造方法は、その 要旨を逸脱しない範囲での変更が可能である。

(発明の効果)

第 1 図 a


10…リカン基根 11…PMOSトウンジスタ 12…NMOSトウンジスタ


第1四位


22…ピアホール 23…労働品ション屋


本発明の半導体装置の製造方法は、電極取り出 し層は異なる導電型の拡散層との間で不純物拡散 バリア層を介して接続しており、第1導電型およ び第2革電型のMISトランジスタが形成される 半導体装置においてPN接合が形成される問題も 生じない。そして、カバレージの良い質極取り出 し層を用いることができ、素子の高集積化を図っ た場合でも拡散層と配線層の確実な接続を図るこ とができる。











【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第7部門第2区分 【発行日】平成7年(1995)3月17日

【公開番号】特開平1-72543

【公開日】平成1年(1989)3月17日

【年通号数】公開特許公報1-726

【出願番号】特願昭62-228794

【国際特許分類第6版】

H01L 21/8238

21/28 301 T 7376-4M

21/768

27/092

[FI]

H01L 27/08 321 F 8934-4M

21/90

D 8826-4M

手続補正書

平成8年8月24日

特許庁長官 耶生 液 股

1. 事件の表示

昭和82年特許顯第228794号

2. 発明の名称

半導体装置の製造方法

8. 補正をする者

事件との関係 特許出願人

住所 東京都品川区北品川 6 丁目 7 番 3 5 号

名称 (218)ソニー株式会社

代表者 大賀 典雄

4. 代理人

住所 〒105 東京都治区応ノ門二丁目 8 香 4 号 第11春ビル L 03(3508)8286(化)

兵名 (8773) 弁理士 小 池 晃 (他2名

5. 特正命令の日付

自 発

8、補正の対象 :

明細書の「発明の神剣な説明」の個



(1)朝編書第9頁第5 行目から同頁第6 行目にかけて「優れた低圧CVD法を用いて」とある記載を「優れた端圧CVD法を用いて」と補正する。

(Z明細豪斯10頁第2行目から間頁第5行目にかけて「また、P収差しくは・・

・が必要である。」とある記載を削除する。。

(30 明細書第10 頁第10 行目、同頁第18 行目及び同頁第17 行目にそれぞれ「変化チタン層 24」とある記載を「TIN/T1 層 24」とそれぞれ特圧する。

, U.E.